arm cortex a5

Ответ от Вован де Морт[гуру]
Основные особенности ядер Cortex-A9:
Внеочередной, спекулятивный, суперскалярный, с динамическим предсказанием ветвлений вычислительный конвейер. Декодер обрабатывает 2 команды за такт, буфер для перераспределения инструкций ёмкостью 32-40 команд, глубина целочисленного конвейера — 8 ступеней. Ядро обрабатывает до четырёх микроопераций за такт.
Поддержка (опционально) блока SIMD-инструкций NEON, обработка до 16 операндов за инструкцию, ширина вектора — до 128 бит. Блок исполнения физически имеет ширину 64 бита, обрабатывая 128-битный вектор за два такта. Исполнение команд NEON — поочередное.
Поддержка (опционально) блока инструкций работы с числами с плавающей запятой VPFv3. Отдельный вычислительный конвейер, поочередное исполнение.
Поддержка набора инструкций Thumb-2
Поддержка расширений безопасности TrustZone
Поддержка расширения Jazelle DBX для исполнения Java-кода
Поддержка расширения Jazelle RCT для JIT-компиляции
Размер TLB — 128 записей
64-битная шина кэша L1
Контроллер кэша L2 (0 — 4 МБайт, в поздних ревизиях до 8 МБайт)
Поддержка многоядерных конфигураций
Размер некоторых блоков ядра Cortex-A9 в условных логических вентилях: основное ядро — примерно 600 тысяч вентилей, кэш первого уровня с контроллером — примерно 500 тысяч вентилей, блок NEON — 500 тысяч вентилей. При производстве по технологии TSMC и техпроцессу 65 нм площадь одного ядра Cortex-A9 без кэшей и NEON составляет примерно 1.5 мм2[3].
ARM Cortex-A5
Ядро предназначено для замены ядер ARM9 и ARM11 для бюджетных устройств. [4] По сравнению с этими ядрами, Cortex-A5 имеет более новую систему команд (ARM v7 вместо v4/v5 у ARM9 и вместо v6 у ARM11), а также может поддерживать расширения VFPv4 и NEON. Ядро A5 совместимо с современными ядрами A8 и A9, благодаря чему возможен запуск ОС и приложений: Android, Microsoft Windows Embedded, Symbian, Ubuntu; Adobe Flash, Java SE, JavaFX.[5]
Характеристики ядра:
На исполнение запускается не более одной команды в такт, без переупорядочивания (in-order). Конвейер имеет длину в 8 стадий.
Опционально ядро может включать
векторное расширение NEON
расширение обработки плавающих чисел VFPv4
Поддерживается компактная кодировка Thumb-2
Поддерживается Jazelle RCT
Производительность на уровне 1.57 DMIPS / MHz
Рассчитан на выпуск по техпроцессу TSMC 40LP (40 нм, низкое энергопотребление).